AMD 宣布 Spartan UltraScale FPGA 量產，具高 I/O、低功耗與後量子安全性，強化嵌入式運算應用。
AMD宣布Spartan UltraScale+ FPGA系列正式進入量產階段，首波推出SU10P、SU25P與SU35P等三款小型元件，現已開放訂購，並且全面支援新版Vivado 2025.1 設計套件，標誌該系列針對邊緣應用市場的佈局正式啟動。
Spartan UltraScale+ 系列主打「成本最佳化 + 高效能應用」的策略定位，在延續 AMD UltraScale+ 架構穩定與可靠基礎上，針對 低功耗、高 I/O 數量與資安防護 進行強化，特別針對 機器視覺、工業控制、醫療設備、板級I/O擴展與邊緣AI處理 等領域提供高性價比解決方案。
多項核心升級對應邊緣設計需求
相較先前 Spartan 系列，UltraScale+ 新架構強調「高 I/O 密度與邏輯資源比」，在 3.3V HDIO 的基礎下新增 XP5IO 高速訊號支援，可實現 LVDS、MIPI D-PHY 等高速差分訊號傳輸，介面速度可達 3.2 Gb/s。
同時，Spartan UltraScale+ 也納入與旗艦 FPGA 同等級的 LPDDR4X/5 記憶體控制器，最高支援 4266 Mb/s 傳輸速率，能有效降低設計資源佔用，縮減邏輯單元數量，進一步壓低功耗與總成本。
對應安全與快速部署的需求
面對日益嚴峻的物聯網與邊緣環境攻擊風險，Spartan UltraScale+ 內建硬體層級安全引擎，支援 NIST 認證的後量子密碼演算法，搭配硬體級真亂數生成器（TRNG）、PUF 與安全雜湊運算，能對應未來安全架構升級。
此外，配合最新版本 Vivado 設計工具，開發者能實現一鍵式時序收斂、快速除錯與跨專案 IP 重用，加速設計流程，降低新案導入風險。
PCIe Gen4 與 8 SPI 通道強化資料傳輸
在連接性部分，Spartan UltraScale+ 內建 PCIe Gen4 硬 IP 模組，可支援終端與 Root Port 應用，並內建 8 通道 SPI 控制器，對應高速快閃記憶體讀寫需求，提升配置效率與資料吞吐量。
小結：進軍入門邊緣市場的 FPGA 新武器
隨著 SU10P 至 SU35P 等首波 Spartan UltraScale+ 元件進入量產，AMD 成功將旗艦技術向下延伸至 成本敏感型市場，在不犧牲安全與效能的前提下，為開發者提供高彈性、高可靠性的 FPGA 解決方案。
接下來，隨著更多密度等級版本陸續推出，Spartan UltraScale+ 預期將進一步鞏固 AMD 在中低階邊緣運算市場的布局，與現有 Zynq SoC 系列形成更完整的產品組合。
