Intel Tiger Lake 架構處理器將全新 SuperFin 製程技術 提高 5 倍左右電晶體數量 更低電壓驅動

2020.08.13 11:13PM
484
照片中提到了Tiger Lake Architecture、WILLOW COVE、TIGER LAKE,跟雞舍有關,包含了多媒體、牌、產品設計、顯示裝置、產品

Intel提出的SuperFin製程技術將能提高5倍左右的電晶體數量,並且能以更低電壓驅動,同時也強調導入全新Hi-K介電材質形成超晶格結構,作為電容材質設計。

首圖

同時也說明Tiger Lake架構處理器、Alder Lake架構處理器核心細節

在今年以線上形式舉辦的2020年架構日中,Intel強調旗下處理器產品以製程/封裝、架構、記憶體、內部連接、安全,以及軟體六個面向為重心,藉此推動旗下處理器產品效能提昇。而在相關說明中,Intel更宣布以先前發展許久的FinFET製程技術經驗,推出全新對應10nm規格的SuperFin製程技術,並且率先應用在即將推出的Tiger Lake架構處理器。

依照Intel說明,SuperFin製程技術不僅對應10nm規格設計,更基於過去以14nm規格的FinFET製程技術為基礎強化,其中將FinFET製程技術生產的電晶體與Super MIM電容結合,並且透過10nm設計縮減柵極距離,進而能在相同容積內納入更多電晶體,同時也藉由整合電容,使得柵極電阻降低,並且能以相同電流驅動更多電晶體。

若以現行設計標準,Intel提出的SuperFin製程技術將能提高5倍左右的電晶體數量,並且能以更低電壓驅動,同時也強調導入全新Hi-K介電材質形成超晶格結構,作為電容材質設計。

至於封裝部分,Intel則是提出全新混合接合 (Hybrid Bonding)技術,同時首波測試晶片已經在今年第二季投片,藉此取代傳統封裝技術採用熱壓接合方式,其中將實現以10nm以下凸點間距接合效果,藉此讓處理器內部能確保更高連接密度、傳輸頻寬,並且讓使用電功耗更低。

而預計下半年推出的Tiger Lake架構處理器,將會採用SuperFin製程技術,並且以10nm製程生產,並且以混合接合方式封裝。

此外,Intel也說明Tiger Lake架構處理器將採用Willow Cove CPU核心設計,主要以先前的Sunny Cove CPU核心設計為基礎,不僅提昇CPU運作時脈,並且提昇電力使用效率,同時也增加L2快取容量,以及採用全新快取架構,另外更如先前說法導入CET技術 (Control-flow Enforcement Technology),確保處理器運作安全。

在Tiger Lake架構處理器設計裡,Intel也同樣強調提昇結合DL Boost技術的人工智慧運算模式,同時也整合最多達96組EU (執行單元)的Xe GPU設計,藉此提昇繪圖顯示效能,並且提昇記憶體管理與電源管理效率,另外也原生整合支援Thunderbolt 4控制,顯示輸出更對應最高可達每秒64GB同步傳輸頻寬,並且在記憶體之間提供專用結構通道,配合IPU6設計最多可同時對應6組4K@30fps視訊串流、支援4K@90fps,以及4200萬畫素影像架構相容能力。

另一方面,延續先前應用在Lakefield架構處理器的混合式架構,Intel此次也確認接下來預計推出的Alder Lake架構處理器,將會採用Golden Cove、Gracemont兩種CPU核心設計,並且構成混合架構。

Tagged 10nm, Alder Lake, Intel, SuperFin, Tiger Lake

0 則回應