Intel 將演進摩爾定律 使晶片電晶體數量增加至 1 兆規模 相較現今千億數量規模成長 10 倍

2022.08.30 01:15AM
照片中提到了PERFORMANCE PER WATT、intel.、Strained,跟Intellia治療學有關,包含了英特爾 4 進程、5 nm製程、英特爾、7納米、極紫外光刻

要實現1兆規模的電晶體數量,Intel認為現行採用的FinFET鰭式場效電晶體設計將面臨極限,因此將在2024年進入量產的Intel 20Å (埃米)製程,將會放棄使用FinFET設計,轉向日前公佈的RibbonFET環繞式閘極設計,並且搭配PowerVIA背部供電模式,讓晶片內可容納更多電晶體,進而實現1兆規模的電晶體數量配置。

近期在Hot Chips 34高效能運算年度技術大會中,Intel除了展示「Ponte Vecchio」伺服器GPU建構平台算力表現,並且預覽代號「Meteor Lake」、「Arrow Lake」,以及「Lunar Lake」的Core系列處理器設計,更由執行長Pat Gelsinger說明晶片內的電晶體數量將在2030年增加至1兆規模,相較現今千億數量規模成長10倍。

Pat Gelsinger強調,Intel過去以來持續強調的摩爾定律將隨著晶片技術演進,認為當前的晶片發展將隨著封裝技術提升,同時強調今後的晶片製造工藝將不會再集中於單一業者手中,而是必須搭配製程生產、先進封裝,以及生產過程中所需軟體技術,才能讓晶片技術持續提升。

除了持續推動製程技術發展,Intel近年也著手發展先進封裝技術,藉此持續推動摩爾定律演進,並且強調透過System on Package (SOP)的設計,提升晶片整體運算效能。

而要實現1兆規模的電晶體數量,Intel認為現行採用的FinFET鰭式場效電晶體設計將面臨極限,因此將在2024年進入量產的Intel 20Å (埃米)製程,將會放棄使用FinFET設計,轉向日前公佈的RibbonFET環繞式閘極設計,並且搭配PowerVIA背部供電模式,讓晶片內可容納更多電晶體,進而實現1兆規模的電晶體數量配置。

在先前說明中,Intel說明代號「Arrow Lake」、第15代Core系列處理器,將採用Intel 20Å製程技術,並且配合RibbonFET環繞式閘極設計,以及PowerVia電源管理技術,預期讓每瓦運算效能可提升15%。而在P Core效能核心將改為Lion Cove架構設計,E Core節能核心則會改為Skymont架構,並且能對應多達8組P Core與32組E Core配置,主機板則與代號「Meteor Lake」的第14代Core處理器共用LGA 2551插槽設計。

-

0 則回應