PCIe 6.0介面設計規範預計在2021年時完成，主要因應越來越多顯示卡等產品運算使用傳輸頻寬，或是大量儲存時候使用頻寬總和需求打造，藉此對應不同的運算模式，例如人工智慧，或是巨量數據分析等應用。
首波應用PCIe 4.0介面設計的SSD產品才在Computex 2019期間亮相，而PCIe 5.0規範也才剛定案沒多久，PCI Special Interest Group (PCI SIG)便隨即提出PCIe 6.0設計規範。
在初期的設計規範中，PCIe 6.0介面將以脈衝波振幅調變技術 (Pulse-amplitude modulation)，讓PCIe 16組通道可提供高達每秒256GB的傳輸速度，相比PCIe 5.0約提昇兩倍，而相比PCIe 4.0則可提昇四倍傳輸速度表現，同時也維持向下相容PCIe 5.0或PCIe 4.0介面規格。
而PCIe 6.0介面設計規範預計在2021年時完成，主要因應越來越多顯示卡等產品運算使用傳輸頻寬，或是大量儲存時候使用頻寬總和需求打造，藉此對應不同的運算模式，例如人工智慧，或是巨量數據分析等應用。
不過，從PCIe 4.0產品才準備進入市場，而PCIe 5.0介面規範也才剛底定，預期PCIe 6.0介面要等到實際普及應用，估計也要等到2022年或2023年之後。
8 則回應
電子產品更替可是很快的！
電子產品更替可是很快的！