時代背景：Intel在2004年初上演了轟動一時的90nm製程Pentium 4「噴火龍 (Prescott)」傳奇，接著也在當年五月初，宣佈取消Prescott的後繼者Tejas。那麼，Tejas究竟是誇張到什麼程度的怪物呢？
相信有點年紀的科科，應該都略知Intel在二十一世紀初期曾瘋狂的追求超高時脈x86桌上型處理器的往事，如長期捧場筆者專欄者，更應對此絲毫都不陌生。不過，在進入主題之前，筆者先丟出兩個問題，看科科們能不能通通答對。
為悼念Intel NetBurst的失敗而刻下的墓誌銘 (上)
為悼念Intel NetBurst的失敗而刻下的墓誌銘 (中)
為悼念Intel NetBurst的失敗而刻下的墓誌銘 (下)
第一題：為何桌機用的LGA775腳位被稱為Socket T？而雙處理器伺服器的LGA771則是Socket J呢？
第二題：Intel自家編譯器針對SSSE3指令集的最佳化參數，為什麼稱為QxT？而不是應代表初代Core微架構Merom的QxM？(Northwood是QxN，Prescott則是QxP)
第一題的答案很簡單：LGA775和LGA771，打從一開始是為了Tejas (Pentium 5?) 和Jayhawk (Xeon DP) 而生。
第二題則是因為本名TNI (Tejas New Instructions) 的SSSE3指令集原先是要在Tejas問世，而不是Merom。
硬科技：淺談x86的SIMD指令擴張史(中)：SSE2到SSE4
Tejas究竟有多誇張，有多瘋狂，各位科科看了下表，大概也就會心裡有譜了，特別是幾乎是相同製程Prescott兩倍大的晶粒面積。那時候，亦不缺Tejas的工程樣品，很容易因為意外而過熱燒毀的傳聞。
Tejas會長的這麼大，不是沒有原因的：
-
謠傳可能會改名成Pentium 5。(雖然當初Prescott就被盛傳是Pentium 5，Tejas則是Pentium 6，各位可以參考一下Chip Architect網站的預測)
-
HyperThreading變成一個核心四條同時多執行緒 (SMT)，強烈暗示Tejas內部有更龐大的執行單元。
硬科技：AMD同時多執行緒SMT4是什麼？圖解CPU各種核心與執行緒關係
-
驚世駭俗的40-50階管線，目標7GHz以上的時脈。
-
原本Intel發展NetBurst微架構時，就寄望透過存放「根據分支預測判斷的實際指令流程，存放被解碼後的微指令 (uOp)」的Trace Cache，取代複數指令解碼器，變相用巨大的SRAM空間去交換複雜的功能電路。但很可能基於兩個時脈週期只送出一條Trace Cache Line (六個uOp)，等於每個時脈週期才相當於兩個x86指令的平行度，Intel還是在Tejas走回擴充指令解碼器的老路，並將Trace Cache Line的容量增加到八個或更多個uOp，保證激增Trace Cache會吃掉的SRAM容量。
話說回來，筆者遲遲無緣一親芳澤Tejas的實品，實在深感遺憾，如果能有人弄到這東西並像3dfx末代產品Rampage一樣了結一場重大公案，那就太好了。
2 則回應