台積電認為半導體製程可縮至0.1nm 但晶片效能成長指標應結合整合應用功能

2019.09.19 12:57AM
4978

台積電研發負責人黃漢森透露現行以碳奈米管技術可將半導體製程工藝下探至1.2nm,未來製程工藝更可為縮至0.1nm,等同氫原子級別大小,但不能再只是以製程技術定義其效能表現,而是要看更全面的應用整合效果,並且應該以全新權衡標準看待處理器產品。

首圖

今年8月在Hotchips 2019便提出摩爾定律依然有效,但將不再以製程技術描述晶片效能成長的看法,台積電研發負責人、技術研究副總經理黃漢森稍早於台灣SEMICON 2019活動中,再次強調摩爾定律將會持續存在,但強調製程下探並非唯一定義晶片效能成長指標。

同時,黃漢森也透露現行以碳奈米管技術可將半導體製程工藝下探至1.2nm,未來製程工藝更可為縮至0.1nm,等同氫原子級別大小,意味目前7nm、5nm,甚至3nm製程技術仍有持續下探應用空間,讓處理器晶片內容那更多電晶體,並且以更少電力驅動更大運算能力。

黃漢森的說法表示,摩爾定律依然會繼續存在,但是晶片效能成長指標將不再僅只是以製程技術定義,尤其在製程技術已經逐漸淪落為市場行銷手段,只是追求製程技術下探並不能實際反應晶片真正效能。

即便製程技術可以繼續下探,讓晶片可以容納更多電晶體,藉此增加運算效能,但以目前處理器產品已經開始整合更多元件,例如GPU、無線連接控制器、I/O控制器、記憶體控制器,或是協同處理器等重要元件,意味製程技術下探並非只是位了在晶片內放置更多電晶體,而是要整合更多應用功能,讓處理器可以完成更多運算工作。

因此,黃漢森認為晶片不能再只是以製程技術定義其效能表現,而是要看更全面的應用整合效果,並且應該以全新權衡標準看待處理器產品。

在此之前,Intel、Qualcomm、NVIDIA也曾提出製程技術並非絕對的論述,雖然本身也持續在製程技術精進,但更重要的還是著眼在處理器在實質應用上的表現。

回應 13

13 則回應