Intel 在 Hot Chip 34 介紹創新架構與封裝技術,因應新世代 2.5D 與 3D 晶片塊設計所需

2022.08.23 11:36AM
照片中提到了-0,包含了光、中央處理器、處理器、集成電路、電腦

隨著晶片業界年度盛事 Hot Chip 34 開跑,各大半導體與晶片商也陸續在活動公布自家的壓箱寶,其中 Intel 在 Hot Chip 34 由執行長 Pat Gelsinger 親自介紹 Intel 一系列在製程與封裝的創新技術,因應新一代 2.5D 與 3D 晶片塊( Tile )設計與 Intel 的多元晶圓生產策略,這此次公布的技術也應用在即將推出的 Meteor Lake 、 Ponte Vecchio GPU 、 Xeon D-2700 、 Xeon D-1700 與 FPGA 等,同時也概述 Intel 的系統晶圓代工模式。

技術出身的 Intel 現任執行長 Pat Gelsinger 指出, Intel 結合如 RibbonFET 、 PowerVIA 、 High-NA 微影製程與 2.5D 、 3D 封裝, Intel 抱有自今日單一封裝 1 千億個電晶體、至 2030 年實現 1 兆個電晶體的目標。

同時 Intel 也指出當前也是全新的半導體黃金時代,晶片製造需要自以往單一晶圓代工的思維轉型微系統晶圓代工,其中 Intel 在系統晶圓代工模式結合先進封裝、開放的 Chiplet 小晶片生態與軟體元件,借助組裝與提供系統單封裝方式,實現全球對於不同運算能力與沉浸式體驗的需求。

▲ Intel 宣示結合先進封裝、混合製程 Chiplet 的設計是驅動半導體發展的新動力,晶圓代工亦宣轉換至微系統晶圓代工思維

Intel 在 Hot Chips 34 也對多款即將上市的產品進行架構預覽:

針對消費級 CPU 產品的 Metror Lake 、 Arrow Lake 與 Lunar Lake 處理器:

作為 Intel 在消費市場主力的接續三個世代產品, Intel 將採用晶片塊設計於製造、功耗與效能迎接突破性架構;透過 Intel Foveros 連接技術,以 3D 配置使 CPU 、 GPU 、 SoC 與 I/O 晶片塊堆疊,同時借助產業的 UCIe ( Universal Chiplet Interconnect Express )標準實現平台轉型,使來自不同晶片供應商、不同製程的晶片塊以封裝技術進行偕同工作。

資料中心級 GPU Ponte Vecchio :

Ponte Vecchio 是 Intel 首款針對 HPC 級資料中心所開發的超高效能 GPU 產品,以多個複雜設計的晶片塊以及嵌入式多晶片互連橋接( EMIB )與 Foveros 先進封裝連接,再透過 MDFI 互連擴展到兩個堆疊,使單一封裝包含超過 1 千億個電晶體;再輔以 Intel 開放軟體模型,以 One API 簡化 API 抽象與塊架構設計。

為 5G 物聯網、企業與雲端應用設計的 Xeon D-2700 與 Xeon D-1700 :

此兩系列晶片式 Intel 為因應新世代網路基礎與雲到端的物聯網應用所開發,特別考慮實際場域的功耗與空間限制,透過晶片塊設計,整合先進運算核心、可靈活運用封包處理器的 100G 乙太網路、內嵌加密加速、時間協調運算( TCC )、時效性網路( TSN )與 AI 處理最佳化。

高效能與高度彈性硬體加速工具 FPGA :

FPGA 向來都是具備高度彈性的硬體加速工具,尤其近日更在射頻領域有相當大的潛力; Intel 記住整合數位與類比晶片塊,並融合來自不同製程節點、不同晶圓代工廠的晶片塊,提供具備新效率與可縮減開發者時間與最高靈活性的設計。

0 則回應