聯發科產學合作發表結合人工智慧的積體電路設計自動化工具論文,彈性優於 Google 日前發表同質研究

2022.05.05 05:53PM
照片中提到了MEDIATEKANTU、聯發科技 x 臺大電資學院 x至達科技、合作團隊傳捷報,跟聯發科、生態現金有關,包含了檢查、電子設計自動化、集成電路、集成電路設計、設計自動化會議

聯發科與台大電資學院、至達科技三方合作,將人工智慧技術與 EDA 積體電路設計自動化工具結合,以 AI 技術加速晶片設計,將成果發表「 運用強化學習達到靈活的晶片擺置設計 (Flexible Chip Placement via Reinforcement Learning) 」論文,此論文獲得計算機協會 ACM 與電機電子工程師學會 IEEE 合辦的電子設計自動化會議 DAC 遴選並預計在 7 月舉辦的 59 屆大會中進行發表,聯發科在國際五年中有九篇論文入選,是台灣唯一一家在 DAC 發表論文的企業。

照片中提到了MEDIATEK、MediaTek、Dimensity 1200,跟聯發科、聯發科有關,包含了mtk m80、5 nm製程、調製解調器、集成電路

▲聯發科強調其研究成果已經使用在天璣平台,未來也會擴大使用範圍

聯發科、台大電資學院與至達科技的運用強化學習達到靈活的晶片擺置設計 (Flexible Chip Placement via Reinforcement Learning) 論文,在設計彈性超越 Google 日前於 Nature 期刊公布的演算法成果,可適用於如功號、效能與面積的晶片設計最佳化,可協助降低開發成本、縮短開發時間與提升產品性能,當前成果已經體現在聯發科天璣系列平台,未來將陸續導入更多相關產品。

此項論文是應用於先進製程、透過 AI 結合傳統 EDA 純無人晶片擺置方式,可依照電路設計者偏好自動設計出對應的電路,無須如傳統 EDA 設計須由使用者手動適應流程,使設計者能夠進一步發揮更多的創作力。

0 則回應