
聯發科三叢集再進化,傳將攜手台積電 7nm 製程打造下一代 12 核 Helio 處理器
圖片為甫於 MWC 發表之 Helio X30 聯發科 MediaTek 自 Helio X20 開始導入其獨特的三叢集核心設計,將核心叢集依工作流分為低、中、高三組,希望能藉此達到效能與能耗的平衡,甫於 MWC 發表的 Helio X30 亦是採用這樣的設計,而這樣的架構看來也會持續延續到下一代;根據墊子時報報導指出,聯發科將會在今年第二季於台積電進行 7nm 製程應用處理器進行試產,而架構將會使用達 12 個核心的設計。 這也意味著下一代的 Helio 的三叢集設計沒意外會從目前的四小、四中、二大的十核心設計,演化成 4 小、 4 中、 4 大的十二核設計,畢竟依照 ARM 的標準設計中,
8 年前