癮觀點:怎麼看CES中Intel、AMD的包水餃大亂鬥?

2019.01.10 05:55PM
8438
癮觀點:怎麼看CES中Intel、AMD的包水餃大亂鬥?

目前正在美國熱鬧上演的「年經」展會CES,IntelAMDNVIDIA等廠商依舊正常能量釋放,公佈了很多讓人毫無驚喜感的「新」產品,實在讓筆者呵欠連連。但有些蛛絲馬跡,仍足以對各位科科野人獻曝,跟朋友聊天打屁時,不怕沒有炫耀自己看起來很厲害的「豆知識」和「冷數字」。我們現在就來進行複習加減乘除的小學生算術時間。

在CPU市場包水餃的AMD

AMD要在7nm製程世代全面導入多晶片封裝 (MCM, Multi-Chip Module) 大玩「包水餃」遊戲,拜AMD自己「明示」和國外媒體爆料之所賜,早已不是公開的祕密。現在看來產品線總體樣貌如下:

  • 伺服器、頂級桌機 (最大64核心):8核心7nm製程Chiplet x 8 + 1顆8通道記憶體控制器的大型I/O處理器
  • 高階桌機 (最大16核心):8核心7nm製程Chiplet x 2 + 1顆2通道記憶體控制器的小型I/O處理器
  • 一般桌機 (最大8核心):8核心7nm製程Chiplet x 1 + 1顆2通道記憶體控制器的小型I/O處理器
  • APU (最大8核心,20 CU / 1280 SP):8核心7nm製程Chiplet x 20 CU的Vega或Navi繪圖核心 + 1顆2通道記憶體控制器的小型I/O處理器

AMD選擇這樣「包在一起」,不外乎以下原因:

  • 增加彈性:相同的8核Chiplet可應用在不同的產品線上。
  • 避免風險:在嶄新的TSMC 7nm製程上實做I/O和記憶體控制器有其風險。
  • 縮短時程:研發資源集中全力在CPU核心的部份,I/O則大量沿用現有設計。
  • 降低成本:TSMC 7nm的報價可能非常非常的貴。
  • 確保產能:別忘了,畢竟TSMC 7nm還有一家叫做Apple的大客戶。

所以我們可以開始算術了。既然AMD自己明講,I/O處理器沿用現有Global Foundry的14nm製程,那也可以輕易推算出那顆I/O處理器的面積。

原本14nm製程8核Chiplet的die size:213m㎡,4核心CPU Complex的die size:44m㎡,所以I/O相關的部分就是213 - (44 x 2) = 125m㎡。

國外媒體的實際測量是122.63m㎡,考慮到電路設計會因移除CPU部份再進行一些最佳化,這其實很合理,增加PCIe 4.0會造成多少影響就不得而知了。

接著,那EPYC和Threadripper也不難推算,就125mm2直接乘以四倍得到大約500m㎡,剛剛好接近7nm製程Chiplet的80.80m㎡的六倍出頭,完全符合實際產品照片呈現的比例,這對Global Foundry來說,應該算是蠻補的訂單。

新製程、舊架構、拼成本的AMD GPU

筆者之前曾寫過一段話:

『歷史的教訓證明,當NVIDIA的GPU開始「肥大化」,AMD卻因削減成本走向精簡功能、縮小現有產品的保守路線,後者反而會撿到發動反擊的契機,過去R300和RV770就是很好的例證,如果7nm製程的Vega出現夠小、夠便宜、夠省電的消費級版本,倒是蠻令人感到期待,假若真的有的話。』

結果AMD還真的這樣幹了,還把CU數量從64個削減到60個,但加倍ROP、HBM記憶體的容量和匯流排寬度,激增運作時脈到1.8GHz,擺明要用「最佳化」的Vega去挑戰NVIDIA RTX 2080。目前坊間也在謠傳下一世代的Navi,也會從40 CU等級的中階產品切入市場,各位科科可以好好期待昔日RV770的榮光是否將在2019重現。

big.LITTLE和DynamIQ不是大核小核湊一盤這麼簡單

硬科技:Intel架構日用一張圖回顧15年來的Intel歷史
CES 2019:Intel代號「Cascade Lake」的Xeon系列可擴充式處理器上半年出貨 發表AI運算用處理器與車載處理器資訊
CES 2019:Intel推出更多第9代Core i系列桌機處理器、10nm製程「Ice Lake」進入量產
CES 2019:Intel發表代號「Lakefield」處理器 導入10nm製程、大小核配置 著重電力續航表現

1顆大核 + 4顆小核 = ?

筆者認為Intel的想法「hen蚌」,但讓大核小核一起快快樂樂工作,並不是單純用先進封裝湊在一起就功德圓滿,軟體層面的問題才是真正的大麻煩,看在過去10餘年來Intel那無往而不失敗的「x86義和團」,筆者也不知道能講啥,只能說祝Intel好運,希望微軟和Google會願意買單。

回應 1

1 則回應