產業消息 高通 5G Snapdragon X60 Snapdragon 875 高通宣布第三代 5G 數據機 Snapdragon X60 ，採 5nm 製程、支援毫米波與 Sub-6GHz 聚合 隨著市場對 5G 需求加溫，高通也宣布推出第三世代的 5G 數據機射頻系統 Snapdragon X60 ，這也將是第一款採用 5nm 製程的基頻晶片，同時不僅同時支援 mmWave 與 Sub-6GHz ，更能同時將 mmWave 與 Sub-6GHz 進行載波聚合，有效發揮電信商提供的頻段組合，並進一步使 5G 傳輸性能提升與增加使用彈性，當然對於廣泛頻段與先進 5G 技術的支援依舊是 Snapdragon X60 的優勢，高通預計在今年第一季將 Snapdragon X60 與配套的 QTM535 毫米波天線模組送樣，預計 2021 年正式商用在頂級智慧手機上。 ▲ Snapdragon Chevelle.fu 5 年前
產業消息 AMD 5nm 台積電 蘋果 高通 qualcomm 報導指出台積電將在 2020 量產 5nm 製程晶圓，同時也已經著手 5nm+ 製程開發 雖然基於 7nm 製程的晶片產品才陸續出貨，不過根據報導，台積電當前已經著手進行 5nm 製程風險評估，而 5nm 製程預計在 2020 年開始量產，同時也規劃在 2021 年推出 5nm+ / 5nm Plus 工藝。 同時台積電也預計在今年下半年推出改良版的 7nm+ ，較現行 7nm 製程技術有望降低 6-12% 功耗，並增加 20% 電晶體密度；目前台積電已經獲得大量的 7nm+ 訂單，除了蘋果外，高通也有可能延續 Snapdragon 855 採台積電 7nm 製程、繼續由台積電生產高階新晶片，至於華為雖然會由台積電生產為 Mate 30 所使用的海思 Kirin 985 平台，但據 Chevelle.fu 6 年前
產業消息 三星 5nm 台積電 三星、台積電競逐5nm製程技術 都預計2020年進入量產 台積電的5nm製程技術可在ARM Cortex-A72核心設計提高1.8倍的邏輯電路密度，並且讓運作效能增加15%，三星方面則表示將可提高1.25倍邏輯電路密度與10%效能提昇，Intel。 三星稍早宣布旗下5nm製程已經完成開發，將可提供合作客戶提供樣品測試，預計可在明年第二季量產，而台積電日前也已經宣布進入5nm製程試產，計畫在2020年進入量產。 就先前台積電表示，5nm製程技術可在ARM Cortex-A72核心設計提高1.8倍的邏輯電路密度，並且讓運作效能增加15%，主要藉由極紫外光 (EUV)技術實現更小製程生產效果。而三星方面則表示將可提高1.25倍邏輯電路密度與10%效能提昇， Mash Yang 6 年前
產業消息 5nm 台積電 5G 晶片 台積電宣布已完成 5nm 製程設計基礎，初期以 5G 、人工智慧等進階應用為目標 雖然先前市場認為製程技術不太可能永無止盡發展，不過隨著市場高階晶片需求持續依賴新製程，當前台積電也持續發展新製程，稍早台積電也發表在開放創新平台可提供 5nm 設計基礎的完整版本，將鎖定持續增長的 5G 與高性能運算市場需求。 相較現行的台積電 7nm 製程，以 Arm 的 Cortex-A72 為例，採用 5nm 製程可達到 1.8 倍的邏輯單位密度與 15% 的性能提升。台積電採用 EUV 工藝，當前已經達到風險生產階段，能夠為新一代晶片帶來更好的性能與降低功耗。 新聞來源： PC.Watch Chevelle.fu 6 年前
科技應用 ARM 數據中心 Arm要以7nm製程打造全新Neoverse系列平台 2020年更將進入5nm製程 藉由更小製程設計，Arm預計將可在處理器內放入更多運算核心，藉此提供更高運算效能，但相對僅需以相同或更少能耗即可運作，對於數據中心等高運算密度需求建置，預期將能產生全新吸引力。 Arm稍早宣布對應數據中心至終端邊緣運算需求的全新處理器平台Neoverse系列，相比現行採Cosmos (宇宙)平台設計、以台積電16nm FinFET製程打造的Cortex-A72與Cortex-A75，預計2019年即將推出的Ares (戰神)平台將以7nm製程打造，預計2020年推出的Zeus (宙斯)平台則將以7nm+製程技術打造，而預計在2021年推出的Poseidon (海神)平台則將進入5nm製程。 即 Mash Yang 6 年前
產業消息 讓輕薄手機有更高效能 IBM攜手GlobalFoundries、三星打造5nm製程技術 IBM旗下研究院攜手GlobalFoundries、三星在京都舉辦的2017 Symposia on VLSI Technology and Circuits活動揭曉首款5nm製程晶片，其中將300億組電晶體放進指甲般大小的晶片內，相比兩年前以7nm製程技術在相同面積大小的晶片中放進200億組電晶體，明顯有相當顯著的技術成長。 此項晶片技術依然是基於FinFET設計，相比目前市場主流採用的10nm製程技術，5nm製程設計約可提昇40%的運算效能，同時降低高達75%的電力損耗，對於處理器而言將能以更少電力損耗達成原本運算效能，甚至在相同電力損耗下發揮更大運算能力，同時可用於更小的硬體設備設計。 Mash Yang 8 年前
10nm橫跨三世代 Intel 2020年進入5nm製程 先前證實採用10nm製程技術的「Cannonlake」將延後至2017年下半年間推出消息後，相關消息具體透露Intel計畫將以10nm製程打造代號「Icelake」與「Tigerlake」處理器系列，分別將於2018年與2019年揭曉，同時預計在2020年時進入5nm製程發展，但目前暫時尚未透露預計推行處理器代號名稱。 根據overclock3d.net網站取得資料顯示，Intel將以10nm製程技術打造代號「Cannonlake」的新款處理器產品，並且如先前證實說法將在2017年下半年間推出之外，預計在2018年、2019年間分別推出「Icelake」與「Tigerlake」處理器系列，同樣 Mash Yang 9 年前
