Synopsys 全攻略 (108357) - Cool3c

最新 | 熱門

照片中提到了5G、SAMSUNG、Exynos，跟5G有關，包含了exynos 三星、三星電子、三星、Exynos、三星蓋樂世 S22

Synapse宣布三星半導體採用其AI EDA工具使旗艦行動CPU提高300MHz的同時還減少10%能耗，下一代Exynos晶片將受惠

知名電子設計自動化(EDA)工具大廠Synopsys(新思科技)宣布與三星合作，利用結合AI的Synopsys ai EDA套件，在三星GAA製程(3nm GAA)實現高性能SoC量產(應該就是指Exynos晶片)，同時已經完成流片；透過Synopysys EDA工具除了加速設計開發外，還使CPU的時脈能夠提升300MHz，同時減少10%動態功耗。由於目前已量產的三星Exynos還未用上3nm GAA製程，也許這項合作成果會使用在2025年的Exynos 2025平台。 ▲結合AI的EDA工具是現在的主流，除了省時外還能進一步針對晶片的區塊、佈線以更具效率的方式分配三星半導體使用的Synop

Chevelle.fu

Synopsys公布RISC-V ARC-V處理器IP與完整設計工具支援，使客戶受益RISC-V理想的能耗、性能比

新思科技Synopsys宣布擴大其ARC處理器IP組合，提供基於RISC-V架構的RISC-V ARC-V處理器IP，使客戶有更多處理器IP選擇彈性，並受益RISC-V架構出色的能耗、效能比；同時強調以新思科技累積數十年的處理器IP與軟體工具開發套件經驗，還有持續增長與擴展的RISC-V軟體生態系，使客戶能更輕鬆導入RISC-V架構。 32位元的ARC-V RMX嵌入式處理器IP預計於2024年第二季推出，32位元ARC-V RHX即時處理器IP與64位元ARC-V RPX運算級處理器IP預計於2024年下半年推出 ▲新思科技透過完整由入門置高效能的RISC-V架構與開發工具支援，使客戶能輕鬆

Chevelle.fu

GTC 2023 ： NVIDIA 攜手 ASML 、台積電與 Synopsys 將 NVIDIA cuLitho 加速運算技術導入半導體運算式微影技術

隨著 AI 技術得以實用化，現在各行各業都積極導入 AI 進行產業升級，其中也不乏半導體產業； AI 除了已經被應用在協助進行半導體佈線設計外， NVIDIA 在 GTC 2023 宣布與 ASML 、台積電 TSMC 以及電子設計自動化公司 Synopsys 新思科技攜手，將 AI 導入半導體運算式微影領域，四方進行長達 4 男的合作，推出 NVIDIA cuLitho 軟體庫，借助 AI 與機器學習技術輔助進行運算式微影技術，進一步提升半導體微影技術，使晶片具備更緊湊的電晶體與佈線，並加速產品上市與提升產品的能源效率。 ▲運算微影是透過逆向物理演算法預測將在晶圓上產生最終圖案光罩上的圖案

Chevelle.fu

照片中提到了syNOPSyS、Silicon Design & Verification、VCS，跟新思科技有關，包含了新思科技、產品、媒體市場、牌、MediaMarkt

AWS 於 Arm 架構之 AWS Graviton2 導入新思科技 VCS ，加速半導體產業 SoC 開發

亞馬遜 AWS 服務宣布在基於 Arm 架構的 AWS Graviton2 導入新思科技 Synopsys 的 VCS FPG ( Fine-Grained Parallelism ，細粒度並行 )技術，使 AWS 雲平台能夠佈署新思科技的功能驗證解決方案，加速突破連線技術與 SoC 開發及驗證。 ▲基於 Arm 架構的 AWS Graviton2 佈署新思科技的功能驗證解決方案，可視為 Arm 架構在雲市場的重大突破由於當前半導體模擬對於容量需求增加，藉由 AWS 雲平台作為基礎，能使客戶彈性利用基礎架構資源；而新思科技的 VCS FGP 技術採用多核與眾核 CPU 平台，搭配 AWS

Chevelle.fu

照片中提到了syNOPsys、SILICON DESIGN & VERIFICATION、SILICON IP，跟新思科技有關，包含了網頁、在線廣告、數碼展示廣告、牌、產品

新思科技宣布攜手台積電，加速下一代晶片導入 3nm 製程技術

在全球許多晶片商陸續委外由專業晶圓代工廠後，台積電成為全球頂級無晶圓廠晶片代工的重要首選，不過也隨著與對手三星競爭越來越激烈，台積電亦不敢輕忽持續加速半導體製程開發；而 EDA 電子設計自動化與半導體 IP 重要大廠新思科技 Synopsys 宣布與台積電共同合作，加速下一代高效能晶片導入台積電 3nm 製程。新思科技宣布旗下數位與客製化設計平台已經獲得台積電 3nm 製程技術認證，符合台積電設計規則手冊、製程設計套件，能為採用新思半導體開發新世代晶片的客戶以台積電 3nm 製程實現優秀的功耗、效能與面積。在新思與台積電的合作下，新思以其創新技術確保台積電的 3nm 製程自合成到布局繞線、

Chevelle.fu

新思科技TetraMAX II加速意法半導體SoC設計的測試生成(Test Generation)

新思科技今日宣布意法半導體(STMicroelectronics)藉由TetraMAX® II ATPG大幅加速測試型樣生成(test pattern generation)的執行時間(runtime)，並減少型樣數量。面對SoC設計與日俱增的複雜性及上市時程壓縮的挑戰，意法半導體在生成高品質製造測試型樣時，必須達成快速的周轉時間(turn-around time，TAT)。利用數百萬閘的FD-SOI SoC設計進行測試評估後，TetraMAX II證明能讓執行時間的速度提升一個量級(an order of magnitude)，並能大幅減少測試型樣數(test-pattern-count)，

tyyhrp

新思科技TetraMAX II ATPG獲得ISO 26262汽車功能安全認證

新思科技今日宣布新的自動化測試型樣生成(Automatic Test Pattern Generation，ATPG)工具TetraMAX® II，已通過ISO 26262汽車功能安全標準的認證。該工具能提供10倍快速的執行時間(run time)，並減少25%的測試型樣(test pattern)。經過軟體開發流程的深度功能安全流程審核後，新思科技的TetraMAX® II已正式獲得國際公認的獨立經檢測機構SGS-TÜV Saar GmbH的認證。通過該認證意味著當設計人員使用TetraMAX II於安全攸關的汽車應用時，能享有最高等級的信賴水準，同時能加速汽車IC的功能安全認證，符合最嚴格

tyyhrp

TetraMAX II讓測試型樣(Test Pattern)生成時間從數日縮短至數小時

新思科技今日宣布推出新一代ATPG解決方案TetraMAX® II，該產品採用了去年於國際測試會議(International Test Conference)上發表的創新測試引擎，而藉由將執行時間的速度提升一個量級(an order of magnitude)，TetraMAX II 能讓ATPG執行時間從數日縮短至數小時，當先期矽晶樣本(early silicon sample)準備進行測試時，TetraMAX II能確保型樣就緒，此外，還可減少型樣達25%，讓IC設計團隊能縮短時程並降低測試矽晶的成本，或是根據諸如汽車產業等特殊市場的需求，在不影響測試成本的情況下提升品質。重複使用經生產

tyyhrp

新思科技新一代嵌入式影像處理器可提升百倍效能

新思科技今日發表最新一代處理器核心— DesignWare® EV6x系列，專為高畫質解析度的嵌入式應用所優化設計。它具備可完全編程及完全配置(configurable)的EV61、EV62 和EV64嵌入式影像處理器，整合了一、二或四個影像CPU核心以及一個可編程卷積神經網路(convolution neural network ，CNN)引擎。該引擎與影像CPU平行運作，能達到高度準確的目標偵測、影像分類以及semantic segmentation等功能，而所花費的功耗只有其他影像解決方案的一小部分。根據一般嵌入式影像標準包括OpenVX™ 和OpenCL™所開發的全方位軟體編程環境以及

tyyhrp

新思科技之IC Compiler II 有效協助 ARM Cortex-A73 CPU與 Mali-G71 GPU之早期採用者

新思科技 (Synopsys) 今日宣佈與安謀國際科技(ARM)於其新款ARM® Cortex®-A73 處理器及 Mali™-G71 繪圖核心的成功合作，協助早期使用者(early adopters)在採用FinFET製程技術時成功地實際投片，可有效應用於高階行動裝置的晶片設計。此次合作亦提供採ARM Artisan標準元件、記憶體及POP™ IP 的Cortex-A73 CPU參考實作(RI)，利用Design Compiler Graphical、IC Compiler II和其他Galaxy™設計平台工具的最新功能，達到設計產能及優化效能、功率(power)與面積(PPA)方面的突破

tyyhrp

友站推薦

傳中國積極挖角，盼撼動美國晶片設計軟體工具地位

INSIDE - MoneyDJ理財網

傳中國積極挖角，盼撼動美國晶片設計軟體工具地位

相關文章