產業消息 intel 半導體 ASML Intel 20A 曝光機 Intel 18A Intel歡慶ASML的High NA EUV設備抵達俄勒岡工廠，拍攝運送與架設過程短片 Intel在3月2日釋出一段短片，慶祝ASML的High NA EUV曝光設備正式運抵美國俄勒岡工廠並進行安裝，這套系統是Intel於2022年向ASML訂購新一代曝光機TWINSCAN EXE:5200的關鍵元件，是作為Intel於2025年大規模量產NA EUV計畫的一環，特地拍攝短片也可視為Intel半導體向外界信心喊話的宣傳。 ▲運算階段還在保護的箱體綁了紅緞帶 ▲此次的系統為Intel於2022年下定的新一代ASML曝光設備 Intel已在2018年向ASML訂購前一代的TWINSCAN EXE:5000，而TWINSCAN EXE:5200的NA(數值孔徑)為0.55，相較前一代系 Chevelle.fu 1 年前
產業消息 intel AI gaudi 半導體 Xeon Scalable 加速器 封裝技術 Pat Gelsinger Intel 20A 小晶片 Intel 18A RibbonFET 生成式AI Core Ultra PowerVIA Intel執行長Pat Gelsinger親臨台灣主持Intel Innovation主題演講鞏固台灣夥伴關係，以Centrino時刻形容對現今AI產業的興奮 Intel在2023年11月7日於台灣舉辦Intel Innovation Taiwan，並由執行長Pat Gelsinger親自主持主題演講，聚焦Intel開發者策略、即將推出的新一代產品、先進製程與封裝等，同時以AI的Centrino Time(Centrino時刻)形容對以生成式AI與大型語言模型驅動的新世代AI來臨，並多次強調台灣產業鏈的重要。Pat Gelsinger開場前亦與多家台灣長期夥伴擁抱與握手，向台灣ICT產業夥伴固樁與信心喊話的意義相當明確。 ▲活動開始前 Pat Gelsinger與多家台灣夥伴交談、握手與擁抱 ▲Steve Long的暖場聚焦在AI無所不在 ▲強調台灣 Chevelle.fu 1 年前
產業消息 英特爾開發者論壇 intel 台積電 Chiplet Intel 3 Intel 20A Arrow Lake UCIe 小晶片 Intel 18A RibbonFET PowerVIA Intel Innovation 2023 ： Intel 展示結合 Intel 3 晶粒與台積電 N3E 晶粒的 UCIe 小晶片樣品，展現 UCIe 驅動的開放標準小晶片生態鏈 小晶片 Chiplet 與多元晶圓代工是現在晶片產業的新趨勢，借助小晶片技術能夠降低設計複雜度、提升生產良率具備更高的設計彈性，當小晶片結合多元晶圓代工則可因應製造成本、技術等由合適的晶圓廠生產晶粒，然而要提升小晶片設計的彈性，就需透過通用協定使不同的晶粒得以順利溝通，是故 Chiplet Interconnect Express ( UCIe ) 通用協定也順應而生； Intel 在 2023 Intel Innovation 展示新一代 Intel 3 製程的同時，由執行長 Pat Gelsinger 展示一顆以 UCIe 結合 Intel 3 製程晶粒與台積電 N3E 製程晶粒的測試晶片 Chevelle.fu 1 年前
產業消息 製程 半導體 Intel 20A 晶圓 Intel 18A RibbonFET PowerVIA Intel PowerVia 晶圓背部供電將為 2024 年 20A 製程一環，實現超過 90% 單元利用率 Intel 將在 6 月 11 日起於日本京都的 VLSI 大會展示 PowerVia 晶圓背面供電技術，並進一步透過兩篇論文介紹 PowerVia ，也是目前第一家實作晶圓背部供電的公司；借助將電源迴路轉移至京元背面解決訊號相互干擾問題，成為提升晶片互連的關鍵新技術， PowerVia 更使得單元利用率超過 90% ，進一步提升效能與效率； Intel 預計於 2024 年的 Intel 20A 製程後導入 PowerVia ，並與 RibbonFET 環繞式閘極技術同時成為 20A 製程以及下一代 18A 製程的一部分。 PowerVia 的概念是打破現行晶圓將包括供電、訊號的佈線全部位於 Chevelle.fu 1 年前
產業消息 intel 處理器 電晶體 Intel 4 Intel 20A 晶圓 Intel 18A RibbonFET PowerVIA Intel 將在 VLSI 展示 PowerVIA 背面供電的全 E Core 實作，能提升能源效率、提高 5% 時脈 Intel 在 2021 年 7 月除了公布全新的電晶體架構 RibbonFET 以外，也宣布獨創的背面供電技術 PowerVIA ，透過將供電架構自晶圓正面佈線轉移到背面進行直接供電，將晶圓上部全部用於訊號傳輸，結果即是使電晶體開關速度增加，同時能夠在更小的面積占用實現與多鰭片設計同等的驅動電流；在 IEEE 舉辦的 VLSI 2023 研討會前夕， Intel 將展示 PowerVIA 的實作。 #VLSI2023 Highlight paper T1-1 “E-Core Implementation in Intel 4 with PowerVia (Backside Pow Chevelle.fu 1 年前
產業消息 intel 半導體 Intel 20A Meteor Lake Intel 18A RibbonFET Intel 晶圓製程進度提前， 20A 製程將於 2024 年 1 月前進入預備生產、 18A 製程在同年第二季進行預備生產 根據 Intel 在 2021 年 7 月公布的製程發展藍圖， Intel 預計在 2024 年上半年進入 20A 製程，不過從近期 Intel 更新的技術規畫藍圖， Intel 的製程發展似乎相當順利，甚至還進度提前；據 Intel 公布的最新技術藍圖，邁入埃米級製程的 Intel 20A 製程將在 2024 年 1 月前就進入預備生產階段，而原定 2025 年才會亮相的 18A 製程技術將提前至 2024 年第二季進入預備生產，整體將早於原本進度。 ▲一旦邁入 20A 製程，最大的亮點是全新的 RibbonFET 將取代 2011 年發展至今的 SuperFET 架構 在這份資料當中，比較 Chevelle.fu 2 年前
產業消息 intel 晶圓代工 半導體製程 封裝技術 Foveros 3D封裝 Intel 7 Intel 5 Intel 4 Intel 3 Intel 20A Intel 再宣布製程創新策略與新命名， 2024 年邁入埃米世代首發 20A 製程獲高通採用 Intel 在今日以 Intel accelerated 再度公布 IDM 2.0 的重大政策，呼應當前新一代製程技術的革新，以新命名方式取代傳統以閘極長度命名的方式，預計在 4 年時間預計推出 5 項新製程，而 Intel 3 製程將為 FinFET 末代產品， 2024 年的 20A 製程宣告半導體製程將進入全新埃米世代，並宣告高通將選擇 Intel 革命性的 20A 製程為其生產晶片；除了製程技術外， Intel 也將在 2023 年導入全新封裝技術 Foveros Omni 與 Foveros Direct ，實現更複雜的 3D 封裝，而亞馬遜 AWS 將成為第一個採用 IFS 封裝解 Chevelle.fu 3 年前
