最新 | 熱門
Intel 展示多項先進製程與封裝技術，並敞開代工服務大門開放客戶以其它晶圓廠晶粒進行封裝與測試
Intel 在進行企業轉型的 IDM 2.0 策略除了積極發展製程技術以外，也宣布投入晶圓代工服務領域，與台積電、三星等爭取晶圓代工訂單，但同時亦透過先進封裝技術可進行跨晶圓廠晶粒的混合封裝； Intel 在 2023 年 5 月 18 日展示當前旗下的先進封裝技術，希冀能吸引更多代工客戶選擇 Intel 服務，同時也進一步宣布開放客戶僅使用 Intel 的部分服務，諸如客戶可選擇由其它晶圓代工廠生產晶粒，再採用 Intel 的封裝與測試，等同提供客戶更多的系統晶片製造彈性。 Intel 強調目前與全球 10 大晶片封裝客戶當中的七家洽談，並已取得 Cisco 與亞馬遜 AWS 的青睞。 ▲
Chevelle.fu
10 天前
Intel 的 Linux Patch 暴露 Metero Lake 將為 tGPU 內顯提供獨立的 L4 快取
理論上， Intel 將會在 2023 年推出代號 Metero Lake 的新一代 Core 平台，在 Intel 先前的介紹中強調 Metero Lake 將採用全新的模組化晶粒架構，具備混合核心、整合 AI 加速以及採用稱為 tGPU 的新一代內建顯示；根據 Intel 最新的 Linux Patch ， Meteor Lake 將導入專門提供給 tGPU 使用的 L4 快取。 ▲據稱由於 Meteor Lake 的 tGPU 無法如過往存取 L3 快取，故需要專供 tGPU 使用的獨立 L4 快取 據稱主要是由於 Meteor Lake 採用全新架構設計，導致 tGPU (基於 Arc
Chevelle.fu
1 個月前
照片中提到了Next Gen Flexible Architecture、Falcon Shores、XPU，跟抱怨有關，包含了英特爾獵鷹海岸 xpu、中央處理器、英特爾、圖形處理單元、x86
透過封裝結合 CPU 與 GPU 的異構 SoC 為何成為 AMD 、 Intel 與 NVIDIA 競相推出的資料中心與 HPC 關鍵技術
在傳統的資料中心與加速運算架構當中，主要是透過 CPU 結合 PCIe 等通用插槽連接到各式加速器，然而近一兩年以 NVIDIA 為首率先公布 Grace Hopper Superchip ， AMD 也公布了 Instinct MI300 APU ， Intel 則公布代號 Falcon Shores 的 XPU ，三款處理器的本質都是借助封裝技術將 CPU 與 GPU 晶粒整合在單一晶片上，為何運算業界會有這樣的變化，筆者以對市場需求觀察與效益進行粗略的說明。 ▲第 4 代 Xeon Scalable 藉由加入更多加速器減少對外部加速器的依賴，但仍需與 GPU 加速器結合才能滿足當前業界加
Chevelle.fu
4 個月前
CES 2023 ： AMD 公布 Ryzen 9 7950X3D 、 Ryzen 9 7900X3D 與 Ryzen 7 7800X3D 三款 3D V-Cache 桌上型處理器
AMD 在 2022 年公布首款消費級 3D V-Cache 的桌上型處理器 Ryzen 7 5800X3D ，藉由 3D 封裝技術擴大快取容量，使效能進一步提升；在 2023 CES ， AMD 宣布擴大消費級 3D V-Cache 產品線，一口氣推出三款產品，包括 Ryzen 9 7950X3D 、 Ryzen 9 7900X3D 與 Ryzen 7 7800X3D 。 Ryzen 9 7950X3D 、 Ryzen 9 7900X3D 與 Ryzen 7 7800X3D 預計在 2 月 23 日上市，同時 AMD 也將同步推出 65W 版 Ryzen 7000 處理器與更入門的 AM5
Chevelle.fu
4 個月前
Intel 再宣布製程創新策略與新命名， 2024 年邁入埃米世代首發 20A 製程獲高通採用
Intel 在今日以 Intel accelerated 再度公布 IDM 2.0 的重大政策，呼應當前新一代製程技術的革新，以新命名方式取代傳統以閘極長度命名的方式，預計在 4 年時間預計推出 5 項新製程，而 Intel 3 製程將為 FinFET 末代產品， 2024 年的 20A 製程宣告半導體製程將進入全新埃米世代，並宣告高通將選擇 Intel 革命性的 20A 製程為其生產晶片；除了製程技術外， Intel 也將在 2023 年導入全新封裝技術 Foveros Omni 與 Foveros Direct ，實現更複雜的 3D 封裝，而亞馬遜 AWS 將成為第一個採用 IFS 封裝解
Chevelle.fu
1 年前
三星公布自有 3D 立體堆疊封裝技術 X-Cube 放置更多電晶體數量 發揮更高運算效能
除了三星，目前包含台積電旗下CoWoS封裝技術，以及Intel提出的Foveros封裝技術，都是藉由3D堆疊概念讓處理器內部空間能放置更多電晶體數量，藉此發揮更高運算效能。 市場動態 處理器 預計用在高效能處理器、5G數據晶片與人工智慧運算元件 三星稍早宣布推出自有3D立體堆疊封裝技術，並且確定以X-Cube為稱，預期藉此縮減旗下處理器面積尺寸，將更有利於讓處理器可應用在更小裝置內。 X-Cube名稱源自「eXtended-Cube」之意，將原本以2D平面封裝形式改為3D堆疊，讓處理器能在有限面積內容納更多電晶體，同時也能讓處理器以更少電力即可驅動。三星先前已經透過X-Cube封裝技術將SRA
Mash Yang
2 年前
三星宣布 3D IC 封裝技術 X-Cube 完成 7nm 晶圓與 SRAM 封裝，將用於 5G 、 AI 、高效能運算與行動運算領域
拜高速通道技術持續突破，當前 IC 晶片的設計趨勢又有了變化，從過往的系統級單晶片 SoC 設計改以透過封裝方式集結更多功能的系統級封裝 SiP ，同時封裝方式亦從原本的 2D 往 3D 封裝發展，如 Intel 今年的 Lake Field 即是透過 3D 封裝方式把不同製程、不同機能的晶圓進行 3D 封裝的結果，而再 Hot Chips 前夕，三星電子也宣布其 3D 封裝技術 X-Cube ( eXtended-Cube )有了重大突破。 ▲三星的 X-Cube 封裝技術透過 TSV 技術使堆疊的晶圓進行更短路徑的傳輸溝通 三星此次的 X-Cube 3D 封裝是透過 TSV 技術把 SRA
Chevelle.fu
2 年前
友站推薦
AMD、台積電開發三維小晶片，年底前可望量產！
INSIDE - 中央社
AMD、台積電開發三維小晶片，年底前可望量產！
台積電赴日設研發據點、開發 3D 封裝技術 日政府出資 5 成約 48 億元
INSIDE - 中央社
台積電赴日設研發據點、開發 3D 封裝技術 日政府出資 5 成約 48 億元

相關文章